基于Zynq的图形生成电路设计与实现-爱体育体育

概要：为了适应环境机载液晶显示器向低功耗、高集成度发展的趋势,明确提出了一种基于Zynq可拓展处置平台的图形分解电路构建方法。方法以Zynq为核心搭起硬件平台,用于Zynq构建的ARM处理器继续执行图形分解算法运算,因应可编程逻辑资源,按照一种三缓冲器机制对DDR３SDRAM帧遗数据展开缓冲器处置,构建图形的动态分解.使用本设计可以分解多种分辨率的机载图形画面.实验结果表明,当分解分辨率为１０２４７６８的EFIS电子飞行中表明系统画面时,帧亲率平均74fps,需要符合机载液晶显示器高性能动态表明市场需求。　　１章节　　在飞机座舱表明系统中图形表明占有最重要地位[１].主显示器尺寸大大增大,分辨率大大提升,并日益朝着大屏幕化、综合化、信息化和智能化方向发展[２].随着分辨率的提升,要表明的信息量也大幅度减少,座舱图形综合表明系统是一个对实时性拒绝很高的系统[３],军用飞机在做到战术动作时,画面转换速度快,拒绝图形的改版速度也必需迅速,最少要比帧或场的创下速度快,才可以防止画面的间歇[４Ｇ５].使用DSP＋FPGA的图形硬件加速架构,或者用于专用GPU图形分解芯片,都可以分解高分辨的机载显示器图形,但随之而来的是产品成本的急遽减少以及功耗的大大下降[６].为机载图形表明系统配置更加合理的硬件设计和软件架构显得最为急迫。

　　Xilinx近期平台Zynq将处理器的软件可编程能力与FPGA的硬件可编程能力构建极致融合,以低功耗和低成本等系统优势构建较好的系统性能、灵活性和可扩展性[７].本文明确提出一种基于Zynq可拓展处置平台的动态图形分解电路,利用Zynq内部构建的ARM处理器以及可编程逻辑资源,构建了机载显示器图形画面的动态分解与表明。　　２Zynq概述　　２．１Zynq包含　　Zynq构架将内部结构分成处理器系统(ProcessingSystem,PS)与可编程逻辑(ProgrammableLogic,PL)两部分[８].PS部分还包括双ARMCortexＧA９内核、存储器模块以及标准化外设模块等资源.PL部分也即常规的FPGA,通过PL分解的IP核可以作为ARM内核的拓展外围设备或者ARM内核的加快部件.Zynq器件内部结构图如图１右图。

图１Zynq内部结构图　　Zynq架构可以对PL和PS中运营的自定义逻辑和软件便利地展开管理和规划,PS和PL的单芯片综合使其在I/O数据比特率、功能耦合、功耗支出等方面的性能展现出大大超越了以往ASSP和FPGA双芯片解决方案。　　PS和PL可以通过多种途径构建网络,还包括GPIO端口、AXI总线端口、EMIO端口、中断、DMA等等.其中AXI总线是ARM系统中相连各个模块的主要地下通道,各个功能部件通过AXI总线构建网络.在PL中可以通过工具自动分解具有AXI模块的IP核,和PS末端展开高速数据交互。　　２．２DDRMemory控制器　　Zynq内部构建的DDRmemory控制器反对DDR２、DDR３、LPDDR２等多种存储器类型,包括了３个主要模块:AXI存储器末端模块DDRI、具有传输调度机制的中央控制器DDRC和物理层控制器DDRP[９].DDRmemory控制器框图如图２右图。

本文来源：爱体育体育-www.baoyangpai.com